PCB阻抗计算方式

OP人员因应PCB阻抗测试规格之设计方式                              

影响阻抗的变因相对关系有如下表所示                                  REV:B   01/15/03’

制程变因如下表所示 :

1. 压合后的P.P.厚度太厚或太薄

2. 底片线径和CAM设计值不一致

3. 曝光显影线径和底片线径差距太多

4. 电镀面铜厚度太厚或太薄

5. 蚀刻线细或线粗

6. 防焊漆侧露严重或太厚/太薄

以影响的程度而言,P.P.占70~80%,铜占20~30%,盖上防焊后之阻抗值会下降2 ~ 3Ω

以外层60Ω±10%(54~66Ω)为例

制程条件:

        PP迭构和铜箔蚀刻后的阻抗值应设计在58Ω,偏下限,在中心值和下限值的中间。

(54~57    60    63~66)

下限   中心    上限

原理是内层阻抗线未经电镀,无法测量。外层阻抗可在蚀刻首件后测量。(事先记录有盖防焊漆和没盖防焊漆的阻抗值差距)若比预期阻抗高,往后继续做,有可能超高时,则应将尚未蚀刻的板子重新电镀加厚铜箔使阻抗降低,反之,则应在防焊前处理加强刷磨,将铜箔磨薄,将阻抗值升高,使其符合规格。

因为刷磨较容易处理,费时较短(电镀则反)且通常电子讯号输出要阻抗值较低,比较容易传递讯息。

(除618客户因有线径+0 % / -20 %之单向规格要求外)

阻抗测试要求之pcb,线路蚀刻补偿和p.p.厚度之搭配选用,应依照上述特性做一适当之配合设计,使其用polar阻抗值计算软件计算出,未盖防焊前之量测值在60~63Ω,盖上防焊后之量测值在58~61Ω.

例如 : L1和L2之间要测60Ω±10%(54~66Ω)阻抗,

现其PP迭构MR2116,切片测厚度为5.2MIL,铜箔线路蚀刻为顶部2.9MIL,底部为3.5MIL,阻抗68Ω

追溯底片实际线宽/线距为５/5mil

依上表特性: 改善方式à可补偿底片线宽到5.5mil ,线距为4.5 mil,使铜箔线径变粗,阻抗值往下降(注意制程能力,干膜附着力要求,干膜线宽min. 4mil,太细会浮离漂移, 干膜线宽为底片线距之处)另一改善方式à若客户未指定pp厚度,则可改用较薄之p.p.à 2116,使绝缘层变薄,即可使阻抗值往下降 ( MR2116 厚度 4.5 mil,而 2116厚度仅 4.0 mil )